



西安电子科技大学
XIDIAN UNIVERSITY

第四章 存储系统

主讲：张骏鹏（博士，副教授）


西安电子科技大学

人工智能学院



第四章 存储系统


- 存储系统概述
 - 存储器的分类
 - 存储器的层次结构
- 主存储器
- 高速缓冲存储器
- 辅助存储器





1. 存储器概述——存储器的分类

由于存储器的材料、性能及使用方法不同,从不同的角度考虑,就有不同的分类方法。





1. 存储器概述——存储器的分类

B. 按存取方式分类

随机存储器

存储器的任何一个存储单元的内容都可以**随机存取**，而且**存取时间与存储单元的物理位置无关**。

只读存储器

能对其存储的内容读出，而**不能对其重新写入**的存储器

顺序存取存储器

对存储单元进行读写操作时，需按其物理位置的先后顺序寻址，例如：磁带

直接存取存储器

例如：磁盘



1. 存储器概述——存储器的分类

C. 按在计算机中的用途分类

主存储器

存放当前正要执行或刚执行的程序和数据存储器

高速缓冲存储器

存放正在执行的程序或正在使用的数据、用以克服主存储器速度太慢的存储器

控制存储器

存放微程序的存储器


外部存储器

存放当前暂不使用的大量信息的存储器



1. 存储器概述——存储系统的层次结构

一台计算机中可能会包括各种存储器，如 CPU 内部的通用寄存器组、一级 Cache、二级 Cache 和三级 Cache，主板上的主存储器(简称主存)，主板外的联机(在线)磁盘存储器以及脱机(离线)的磁带、光盘存储器等。






1. 存储器概述——存储系统的层次结构

存储系统的层次结构主要体现在以下俩个存储层次上：

- 缓存—主存;
- 主存—辅存。





1. 存储器概述——存储器的性能指标

存储器和存储系统是不同的两个概念，这里说明的是存储器的性能指标。

1. 存储容量

存储容量指的是存储器所能存储的**二进制信息的总位数**，其表示方式一般为：

存储容量=存储器总存储单元数×每个存储单元的位数

(4.1)



1. 存储器概述——存储器的性能指标

2. 存储器速度

(1)存取时间又称访问时间，是对存储器中某一个存储单元的数据进行一次存(取)所需要的时间。

(2)存取周期是指连续对存储器进行存(取)时，完成一次存(取)所需要的时间。

(3)存储器带宽(Memory Band Width)是指单位时间里存储器可以读出(或写入)的字节数。若存储器的存取周期为 t_m ，且每次可读出(或写入) n 个字节，则存储器的带宽 $B_m = n/t_m$ 。



1. 存储器概述——存储器的性能指标

3.可靠性

计算机要正确地运行，必然要求存储器系统具有很高的可靠性。主存的任何错误都足以使计算机无法正常工作。

对计算机的存储器来说，有的是不可维修的，如构成主存的超大规模集成存储器芯片，一旦出现故障就只能更换；而有的存储器是可维修的，如磁盘存储器、磁带存储器等。

4.功耗

功耗在电池供电的系统中是非常重要的指标。使用功耗低的存储器构成存储系统，不仅可以降低对电源容量的要求，而且还可以提高存储系统的可靠性。



1. 存储器概述——存储器的性能指标

5. 价格

构成存储系统时，在满足上述指标要求的情况下，应尽量降低存储器的价格。通常是以每千字节(KB)或每兆字节(MB)的价格来衡量存储器的成本。随着技术的发展，存储器的价格已大大降低。例如，对于磁盘存储器，20世纪80年代初每兆字节(MB)需几千元，而今天每吉字节(GB)只需几角钱。



2. 主存储器


计算机中的内部存储器，狭义是指主存储器(Main Memory, MM)，广义是指包括主、高速缓存、虚拟存储器在内的存储层次。

主存是计算机存储体系中最早出现的存储层次，是从冯·诺依曼计算机开始到目前所有计算机中不可缺少的功能部件。主存是**正在执行的程序和所用数据的存放地**，其容量和速度对计算机性能(速度)有直接影响。现代计算机的主存毫无例外地采用半导体存储器集成芯片构成。



2. 主存储器——逻辑结构

主存用来存储二进制的程序和数据，由许多**存储单元**组成，每个存储单元可以存储1 个字节或1个字(与计算机字长和CPU 的数据线数有关)，存储单元的每1位为二进制存储元，即1个字节存储单元由8个二进制存储元构成。






主存的地址空间大小由 CPU 提供的地址线数决定。主存的规模即主存的容量可表示为

$$\text{主存存储容量} = \text{存储单元数} \times \text{存储单元的位数} = 2^n \times m \text{ 位} \quad (4.2)$$

其中， n 为存储单元地址位数(即 CPU 的地址线数)， m 为每个存储单元可存储的位数。主存容量中特定数据的常用表示有： $2^{10}=1\text{K}$ ， $2^{20}=1\text{ M}$ ， $2^{30}=1\text{G}$ ， $2^{40}=1\text{T}$ ， $2^{20} \times 8\text{bit}=1\text{M} \times 8\text{b}=1\text{MB}$ 。




2. 主存储器——基本组成





2. 主存储器——基本组成


现代计算机的主存由半导体集成电路构成，其中，驱动器、译码器和读写电路均制作在存储芯片中，而MAR和MDR制作在CPU芯片中。





2. 主存储器——半导体芯片的基本结构

半导体存储芯片采用超大规模集成电路制造工艺，在一个芯片内集成具有记忆功能的存储矩阵、译码驱动电路和读写电路等。




地址线（单向）	数据线（双向）	芯片容量
10	4	1K×4位
14	1	16K×1位



2. 主存储器——半导体芯片的基本结构


半导体存储器是由许多芯片构成的，为此需要片选信号来确定那个芯片被选中。





2. 主存储器——半导体芯片的译码驱动方式


- 每个存储元由存储1个二进制位的电路(部件)构成,
- 若干个存储元电路组成存储单元,
- 许多存储单元电路以行列矩阵组成存储器芯片。





2. 主存储器——半导体芯片的译码驱动方式

- 每个存储元由存储1个二进制位的电路(部件)构成,
- 若干个存储元电路组成存储单元,
- 许多存储单元电路以行列矩阵组成存储器芯片,
- 多个存储器芯片也按行列矩阵(即字、位扩展)组成主存。





2. 主存储器——半导体芯片的译码驱动方式

为了能对**芯片内部**的存储单元进行寻址访问，需要在芯片内部对地址信号进行译码，以便选中地址所对应的存储单元。

芯片内部的地址译码有两种方式：



- 一维译码；
- 二维译码。



2. 主存储器——半导体芯片的译码驱动方式

1) 一维译码


对于容量很小的芯片，如容量在几百个存储单元以内的芯片，多用一维译码。
芯片内部只用一个地址译码器，其译码输出可选中相对应的存储单元。






2. 主存储器——半导体芯片的译码驱动方式

当芯片容量在几百个存储单元以上时，用一维译码会使译码器过于复杂，因此多采用二维译码。此时芯片内部用行地址译码器和列地址译码器分别对地址译码，行译码输出可选中相对应的一行存储单元，列译码输出可选中相对应的一列存储单元，而行列交叉点上的存储单元就是最终所选中的存储单元。





2. 主存储器——半导体芯片的译码驱动方式



芯片内部的二维译码



4.3.2 随机读写存储器 RAM

1. 静态读写存储器SRAM

静态读写存储器SRAM 是构成小容量高速存储器最常用的部件,如高速缓冲存储器 Cache采用的就是SRAM。

常规 RAM 芯片的外部有地址线、数据线和控制信号线。地址线在芯片内部译码,可选中芯片内部的相应存储单元。例如,某SRAM 芯片上有 n 条地址线,这些地址线所能表示的地址编码有 2^n 种,这意味着该芯片内部有 2^n 个存储单元。



第四章 存储系统

- 存储系统概述
- 主存储器
 - 主存储器的逻辑结构
 - 主存储器的基本组成
 - 半导体存储芯片（基本结构和译码驱动方式）
 - **随机存取存储器与只读存储器**
 - 主存储器的设计方法
 - 提高访存速度的措施
- 高速缓冲存储器
- 辅助存储器



2. 随机存取存储器

随机存取存储器按其存储信息的原理不同可分为**静态RAM**和**动态RAM**。

本节将围绕一下五个方面展开介绍：


- 保存0和1的原理；
- 基本单元电路的构成；
- 对基本单元电路的读写操作；
- 典型的芯片结构；
- 存储芯片的读入、写出操作。



2. 随机存取存储器——SRAM

1) 静态RAM

静态RAM时候触发器工作原理存储信息。



由4个MOS管组成的触发器


- 若触发器以存有“1”信号，右端为高电平；
- 若触发器以存有“0”信号，右端为低电平；



2. 随机存取存储器——SRAM

1) 静态RAM

静态RAM采用触发器的工作原理来存储信息。



$T_1 \sim T_4$ 触发器


T_5 、 T_6 行开关



2. 随机存取存储器——SRAM

1) 静态RAM

静态RAM时候触发器工作原理存储信息。




SRAM的基本单元电路



2. 随机存取存储器——SRAM


SRAM的基本单元电路的读取操作





2. 随机存取存储器——SRAM


SRAM的基本单元电路的写入操作





2. 随机存取存储器——SRAM


SRAM的典型芯片结构——Intel 2114芯片





2. 随机存取存储器——SRAM


SRAM的典型芯片结构——Intel 2114芯片





2. 随机存取存储器——SRAM


SRAM的典型芯片结构——Intel 2114芯片





2. 随机存取存储器——SRAM

SRAM的典型芯片结构——Intel 2114芯片






2. 随机存取存储器——DRAM

1) 动态RAM

动态RAM利用电容存储电荷的原理来存储信息。



读出与原存信息相反
写入与输入信息相同


读出时数据线有电流 为 “1”
写入时 C_s 充电为 “1” 放电为 “0”




2. 随机存取存储器——DRAM

1) 动态RAM

动态RAM利用电容存储电荷的原理来存储信息。



三管动态RAM结构示意图




单管动态RAM结构示意图




2. 随机存取存储器——DRAM

2) 动态RAM

动态RAM利用电容存储电荷的原理来存储信息。





三管动态RAM结构示意图





2. 随机存取存储器——DRAM

单管动态RAM： 对一个16K*1位的存储芯片，按原理应该有14根地址线，但是为了减少芯片封装的引脚数量，地址线只有7根。






2. 随机存取存储器——DRAM

动态RAM的刷新

① 集中刷新（存取周期为 $0.5\ \mu\text{s}$ ）以 128×128 矩阵为例



“死区”为 $0.5\ \mu\text{s} \times 128 = 64\ \mu\text{s}$

“死时间率”为 $128/4\ 000 \times 100\% = 3.2\%$




2. 随机存取存储器——DRAM

动态RAM的刷新

② 分散刷新（存取周期为 $1\mu\text{s}$ ）

以 128×128 矩阵为例



$$t_C = t_M + t_R$$

无“死区”




2. 随机存取存储器——DRAM

动态RAM的刷新

③ 分散刷新与集中刷新相结合（异步刷新）

对于 128×128 的存储芯片（存取周期为 $0.5 \mu\text{s}$ ）

若每隔 $15.6 \mu\text{s}$ 刷新一次



每行每隔 2 ms 刷新一次

“死区”为 $0.5 \mu\text{s}$



2. 随机存取存储器——SRAM与DRAM的对比

SRAM与DRAM的对比

	主存 DRAM	SRAM 缓存
存储原理	电容	触发器
集成度	高	低
芯片引脚	少	多
功耗	小	大
价格	低	高
速度	慢	快
刷新	有	无




2. 随机存取存储器——主存储器设计方法

- 存储器容量的扩展;
- 存储器与CPU的连接;

1. 存储器容量的扩展

(1) 位扩展（增加存储字长）


用 片 $1K \times 4$ 位 存储芯片组成 $1K \times 8$ 位的存储器





(2) 字扩展（增加存储字的数量）

8根数据线






2. 随机存取存储器——主存储器设计方法

(3) 字、位扩展

用 8 片 $1K \times 4$ 位 存储芯片组成 $4K \times 8$ 位的存储器

12根地址线

8根数据线





2. 随机存取存储器——主存储器设计方法

2. 存储器与 CPU 的连接

- (1) 地址线的连接
- (2) 数据线的连接
- (3) 读/写命令线的连接
- (4) 片选线的连接
- (5) 合理选择存储芯片
- (6) 其他 时序、负载



2. 随机存取存储器——主存储器设计方法（例题）

设CPU有16条地址线、8根数据线。现有下列存储芯片：1K*4位RAM、4K*8位RAM、8K*8位RAM、2K*8位ROM、4K*8位ROM和8K*8位ROM。主存地址空间分配如下：


- 1) 6000H~67FFH为系统程序区
- 2) 6800H~6BFFH为用户程序区。

完成存储芯片的设计。




2. 随机存取存储器——主存储器设计方法（例题）

(1) 写出对应的二进制地址码




(2) 确定芯片的数量及类型





2. 随机存取存储器——主存储器设计方法（例题）






第四章 存储系统

- 存储系统概述
- 主存储器
- 高速缓冲存储器
 - 程序访问的局限性原理
 - Cache的工作原理与基本结构
 - Cache-主存地址映射
 - 替换算法
- 辅助存储器



3. 高速缓冲存储器


对大量程序执行情况的分析表明:在一段较短的时间间隔内, 程序集中在某一较小的主存地址空间上执行, 这就是**程序执行的局部性原理**。同样, 对数据的访问也存在局部性现象。



高速缓冲存储器的工作建立在程序及数据访问的局部性原理之上。




3. 高速缓冲存储器——Cache的工作原理与基本结构



高速缓冲存储器的工作建立在程序及数据访问的局部性原理之上。



3. 高速缓冲存储器——Cache的工作原理与基本结构






3. 高速缓冲存储器——Cache的工作原理与基本结构


在Cache中面临三个关键问题：

- 如何判断是否命中；
- （若命中）Cache-主存地址映射与变换；
- Cache内容如何更新。






3. 高速缓冲存储器——Cache的工作原理与基本结构





3. 高速缓冲存储器——Cache的工作原理与基本结构

➤ Cache的读操作





3. 高速缓冲存储器——Cache的工作原理与基本结构

➤ Cache的写操作

Cache 和主存的一致性

- 写直达法 (Write – through)

写操作时数据既写入Cache又写入主存

写操作时间就是访问主存的时间，Cache块退出时，不需要对主存执行写操作，更新策略比较容易实现

- 写回法 (Write – back)

写操作时只把数据写入 Cache 而不写入主存

当 Cache 数据被替换出去时才写回主存

写操作时间就是访问 Cache 的时间，

Cache块退出时，被替换的块需写回主存，增加了 Cache的复杂性



3. 高速缓冲存储器——地址映射与变换

在 Cache 工作过程中，需要将主存的信息拷贝到 Cache 中，这就需建立 主存地址与 Cache 地址之间的映射关系，并将该关系存于 地址映射表 中，这就是主存地址到 Cache 地址的地址映射。


地址映射与变换有如下三种基本方式：

- 全相联地址映射方式
- 直接地址映射方式
- 组相联地址映射方式



3. 高速缓冲存储器——Cache的工作原理与基本结构

➤ 直接地址映射方式




每个缓存块 i 可以和若干个主存块对应
每个主存块 j 只能和一个缓存块对应



3. 高速缓冲存储器——Cache的工作原理与基本结构

➤ 直接地址映射方式


主存为64MB，Cache为32KB，要将主存先以Cache的容量(32KB)分区，则64MB的主存就被分成0~2047个区，即2K个区，而后Cache和主存的每个区再以4KB分块。





3. 高速缓冲存储器——Cache的工作原理与基本结构


➤ 直接地址映射方式





3. 高速缓冲存储器——地址映射与变换

➤ 全相联地址映射方式




主存 中的 任一块 可以映射到 缓存 中的 任一块



3. 高速缓冲存储器——地址映射与变换

➤ 全相联地址映射方式

主存为64MB，Cache为32KB，若以4KB大小分块，Cache被分为块号为0~7的8个块，块号可用3位二进制编码表示；而主存分为16K 个块，块号为0~16383，块号需要用14位二进制编码表示。






3. 高速缓冲存储器——地址映射与变换

➤ 全相联地址映射方式与实现


假定某一时刻 CPU 欲访问的主存地址为 28B57A4H





3. 高速缓冲存储器——地址映射与变换


➤ 组相联地址映射方式



- 将 Cache 先分组，组内再分块。
- 主存结构是先分区，区内按 Cache 的方法分组，组内再分块。



3. 高速缓冲存储器——地址映射与变换



组号	组内块号	块内地址
----	------	------

(a) Cache地址结构

区号	区内组号	组内块号	块内地址
----	------	------	------


(b) 主存地址结构



3. 高速缓冲存储器——地址映射与变换


假设某计算机主存的最大寻址空间为2K，按字节编址，Cache共有512个字节，块大小为64个字节。因此，主存共32块(2KB/64B)，Cache共8块(512B/64B)。

若Cache采用2路组相联结构，则主存与Cache之间的地址映射方式如图





3. 高速缓冲存储器——地址映射与变换




图例1:



数字比较器。
当G为“0”时，输出E为假。
当G为“1”时，若A≠B，
输出E为假；若A=B，输出E为真


图例2:



二选一选择器。
上方两路数据输入，下方一路数据输出，左侧是选择哪路输入到达输出的控制信号




3. 高速缓冲存储器——地址映射与变换






3. 高速缓冲存储器——地址映射与变换





3. 高速缓冲存储器——地址映射与变换





3. 高速缓冲存储器——替换算法

当要访问的主存块不在 Cache 中，即未命中时，就需要将主存块调入 Cache。在采用全相联地址映射和组相联地址映射时，如果当前 Cache 中没有空闲块，则需要在 Cache 中选择一个替换块，用于放置新调入的主存块。

主要的替换算法有如下几种：

- 随机替换(RAND)算法；
- 先进先出(First In First Out, FIFO)算法；
- 近期最少使用(Least Recently Used, LRU)算法；
- 最不经常使用(Least Frequently Used, LFU)算法；
- 最优替换(Optional Replacement, OPT)算法。



例4.4 假定程序在主存中占用了5个存储块,Cache容量为3个存储块,采用全相联映射。CPU 执行程序的顺序为P2、P3、P2、P1、P5、P2、P4、P5、P3、P2、P5、P2。试分析采用 FIFO 算法、LRU 算法和 OPT 三种算法的 Cache命中情况。

解 采用 FIFO 算法、LRU 算法和 OPT 三种算法的 Cache命中情况如表4.3所示。



表 4.3 例 4.4 三种替换算法的比较

时间序列		1	2	3	4	5	6	7	8	9	10	11	12
程序访问的块号		P2	P3	P2	P1	P5	P2	P4	P5	P3	P2	P5	P2
(a) FIFO 算法	缓存装入 的块号	P2	P2	P2	P2	P5	P5	P5	P5	P3	P3	P3	P3
			P3	P3	P3	P3	P2	P2	P2	P2	P2	P5	P5
					P1	P1	P1	P4	P4	P4	P4	P4	P2
	是否命中			★					★		★		
(b) LRU 算法	缓存装入 的块号	P2	P2	P2	P2	P2	P2	P2	P2	P3	P3	P3	P3
			P3	P3	P3	P5	P5	P5	P5	P5	P5	P5	P5
					P1	P1	P1	P4	P4	P4	P2	P2	P2
	是否命中			★			★		★			★	★
(c) OPT 算法	缓存装入 的块号	P2	P2	P2	P2	P2	P2	P4	P4	P4	P2	P2	P2
			P3	P3	P3	P3	P3	P3	P3	P3	P3	P3	P3
					P1	P5	P5	P5	P5	P5	P5	P5	P5
	是否命中			★			★		★	★		★	★

注：① 背景为灰色的块是下次将要被替换的块。

② ★标注 Cache 命中的时刻。



3. 高速缓冲存储器——Cache性能测量

Cache性能测量

Cache的性能直接影 响 Cache 主 存 系 统 的 性 能，进
一步影响计算机系统的性能。

常用的Cache性能指标有：

- 命中率；
- 平均访问时间；
- 加速比；
- 成本等。



3. 高速缓冲存储器——Cache性能测量

➤ 命中率(Hit Rate)

$$h = \frac{N_c}{N} \times 100\%$$

➤ 平均访问时间(Average Access Time)

假设 Cache的访问时间为 T_c , 主存的访问时间为 T_M , Cache的命中率为 h , 则两层结构的 Cache 主存系统的平均访问时间 T 可表示为

$$T = h \times T_c + (1 - h) \times (T_c + T_M) = T_c + (1 - h) \times T_M$$



例 若某计算机中的 Cache以1个字为一块，CPU从主存0地址开始顺序读10个字，重复100次，Cache命中率为99%， T_M 为100ns， T_C 为10ns。Cache 主存系统的平均访问时间为多少？



3. 高速缓冲存储器——Cache性能测量

➤加速比(Speed-up Ratio)

在计算机中设置 Cache的主要目的在于提高存储系统的速度，降低存储系统的价格。Cache设计中人们最关心的性能指标就是**加速比**。

根据 Amdahl定律,Cache 主存系统的加速比 S_p 定义为

$$S_p = \frac{T_M}{T_C + (1 - h)T_M} = \frac{1}{1 - h + \frac{T_M}{T_C}}$$



3. 高速缓冲存储器——Cache性能测量

➤成本

Cache的出现是为了提高 CPU 访问主存储器的速度，同时又可以降低成本。假设计算机中的主存与 Cache 的容量分别为 S_1 和 S_2 ，显然 $S_1 \gg S_2$ ；主存与 Cache 的单位价格分别为 C_1 和 C_2 ，且 C_1 是价格较低的。那么 Cache-主存系统的平均价格 C 为

$$C = \frac{C_1 \times S_1 + C_2 \times S_2}{S_1 + S_2}$$

尽管 Cache 的价格比主存高，但是当 $S_1 \gg S_2$ 时，Cache-主存系统的平均价格接近于主存的价格。



3. 高速缓冲存储器——Cache性能测量

Cache性能提高

1. 多级Cache

为了克服 CPU 与主存间的速度差距，使两者在速度上更好地匹配，Cache应运而生。但随着技术的发展，一级Cache的加入已不足以弥补 CPU 与主存间较大的速度差,所以两级、三级甚至四级Cache已出现。这种多级Cache系统通过增加存储层数，使得 CPU 与主存间较大的速度鸿沟可以得到有效的弥合。一个四级 Cache结构从上到下的每一层级分别用 L1 Cache(最靠近 CPU)、L2 Cache、L3 Cache和 L4 Cache(最靠近主存)表示。



3. 高速缓冲存储器——Cache性能测量

2. 降低Cache的缺失率

Cache缺失类型：

- **强制缺失：** 程序执行时第一次访问的主存块，因其一定不在Cache中而造成缺失，此为强制缺失。
- **容量缺失：** Cache容量有限，不能包含程序执行时欲访问的所有主存块。当Cache已满且又遇到程序欲访问的主存块未在Cache中时，容量缺失出现。
- **冲突缺失：** Cache中有空闲块，但地址映射方案将有用的 Cache块替换掉，使得未来可能因再次使用被替换掉的有用块而产生缺失，此为冲突缺失。



例 某系统中Cache由4块组成，程序执行涉及的主存块地址(十进制表示)依次如表所示。

表 主存块地址

程序访问顺序	1	2	3	4	5	6	7	8
主存块地址	100	1000	101	102	100	1001	101	102
程序访问顺序	9	10	11	12	13	14	15	16
主存块地址	100	1002	101	102	100	1003	101	102

试分析采用直接地址映射、全相联地址映射时，Cache的命中情况。



主存块号	Cache 块号	缺失否	缺失类型
100	0	✓	强制缺失
1000	0	✓	冲突缺失
101	1	✓	强制缺失
102	2	✓	强制缺失
100	0	✓	
1001	1	✓	冲突缺失
101	1	✓	冲突缺失
102	2		
100	0		
1002	2	✓	
101	1		
102	2	✓	冲突缺失
100	0		
1003	3	✓	强制缺失
101	1		
102	2		




主存块号	Cache 块号	缺失否	缺失类型
100	0	✓	强制缺失
1000	1	✓	强制缺失
101	2	✓	强制缺失
102	3	✓	强制缺失
100	0		
1001	1	✓	容量缺失
101	2		
102	3		
100	0		
1002	1	✓	容量缺失
101	2		
102	3		
100	0		
1003	1	✓	容量缺失
101	2		
102	3		



3. 高速缓冲存储器——Cache性能测量

降低Cache的缺失率——增加Cache容量

根据程序执行的局部性，Cache块越大，缺失率会越小。但在Cache容量一定的情况下，Cache块的尺寸增加较多，会使块的数量减少，使块的替换更加频繁，反而会提高缺失率。






3. 高速缓冲存储器——Cache性能测量

降低Cache的缺失率——合理增加 Cache容量

增加 Cache容量是降低容量缺失最直接的方法。





3. 高速缓冲存储器——Cache性能测量

降低Cache的缺失率——合理设置相联度

在 Cache容量一定的前提下，采用直接地址映射方式的 Cache具有较低的命中率，采用全相联地址映射方式的Cache具有较高的命中率，而采用组相联地址映射方式的 Cache 具有高命中率和低复杂度较理想的平衡。所以在实际计算机系统中均采用组相联地址映射方式。



3. 高速缓冲存储器——Cache性能测量

3. 减少 Cache开销

减少 Cache命中与未命中时的开销，有助于Cache性能的提高。

- (1) Cache访问流水化；
- (2) 非阻塞 Cache技术；
- (3) 使读未命中优先于写。




第四章 存储系统

- 存储系统概述
- 主存储器
- 高速缓冲存储器
- 辅助存储器
 - 磁盘存储器
 - 固态硬盘
 - 光存储



4. 辅助存储器

存储系统的层次结构中，无论是联机磁盘存储器还是脱机光盘存储器、磁带机等都是**外部存储器**，简称外存。



CPU 对外存采取**间接操作方式**，即CPU 通过操作**外存接口**(外存控制器)间接地操作外存的读写




4. 辅助存储器

1. 磁盘存储器

➤ 磁记录原理

磁记录的基本原理是利用硬磁材料的剩磁状态来保存二进制信息。




磁记录方式就是按照某种规则将二进制信息变换为磁记录层上磁场变化的方法。



4. 辅助存储器


➤ 硬盘结构及工作方式

硬盘由磁头、盘片、驱动器、控制器等组成。盘片一般是在以铝为主要成分的基片表面涂上磁性材料形成的。





4. 辅助存储器



- 一个硬盘驱动器内可装有多片盘片，组成盘片组；
- 每个盘片可以提供两个记录面，每个记录面配有一个独立的磁头；
- 每个记录面分布着多个狭窄的同心圆，称为磁道，数据记录在磁道上；
- 每个磁道又等分成若干段，每一段称为一个扇区(Sector)。



4. 辅助存储器

➤ 主要技术指标

硬盘的主要性能指标有：

- 道密度、
- 位密度、
- 存储容量、
- 平均访问时间、
- 转速和数据传输率等。



4. 辅助存储器

存储容量

存储容量是指整个磁盘所能存储的二进制信息的总量。
磁盘的容量有非格式化容量和 格式化容量之分。

$$\text{非格式化容量} = \text{位密度} \times \frac{\text{内圈磁道周长} + \text{外圈磁道周长}}{2} \times \text{每盘面磁道数} \times \text{盘面数} \quad (4.13)$$

$$\text{格式化容量} = \text{每扇区字节数} \times \text{每道扇区数} \times \text{每盘面磁道数} \times \text{盘面数} \quad (4.14)$$

一般情况下，磁盘容量是指格式化容量，它比非格式化容量要小。



4. 辅助存储器

平均访问时间


平均访问时间是指从发出读写命令开始,到指定扇区数据被读写完成所需的时间,即

$$\text{平均访问时间} = \text{平均寻道时间} + \text{平均等待时间} + \text{数据传输时间} \quad (4.15)$$



4. 辅助存储器

➤ 硬盘与计算机主机的连接





4. 辅助存储器

2 固态硬盘

固态硬盘(Solid State Drive,SSD)是一种用固态电子存储芯片通过阵列的形式构成的硬盘，目前多采用半导体闪存(NANDFlash)作为存储介质。




表 4.12 SSD 与 HDD 性能对比

对比项	SATA SSD(500 GB)	SATA HDD(500 GB, 7200 r/min)	区别
介质	闪存	磁盘	—
连续读/写(MB/s)	540/330	160/60	×3/×6
随机读/写(IOPS)	98 000/70 000	450/400	×217/×175
数据访问延迟(ms)	0.1	10~12	×100~120
性能得分(PCMark)	78 700	5600	×14



4. 辅助存储器

固态硬盘的硬件包括SSD 控制器(主控)、NAND Flash 存储器(闪存)、DDR-SDRAM (控制器 CPU 的主存、固态硬盘的缓存)与主机的接口等几大部分。





4. 辅助存储器

3 光存储器

表 4.13 CD、DVD 与 BD 参数比较


参数	CD	DVD	BD
激光波长	780 nm 红色激光	630~650 nm 红色激光	405 nm 蓝色激光
光道间距	1.6 μm	0.74 μm	0.32 μm
容量	650~700 MB	单面单层(D5)4.7 GB 单面双层(D9)8.5 GB 双面单层(D10)9.4 GB 双面双层(D18)17 GB	单面单层: 25 GB、27 GB 单面双层、双面单层: 50 GB 双面双层: 100 GB 双面四层: 200 GB
数据传输速度 (一倍速 1 $\times$)	1.2 Mb/s (150 KB/s)	11.08 Mb/s (1385 KB/s)	36.0 Mb/s (4.5 MB/s)
视频分辨率	352 $\times$ 240(NTSC) 352 $\times$ 288(PAL)	720 $\times$ 480(480i) 720 $\times$ 576(576i)	1920 $\times$ 1080(1080p)
盘片直径	120 mm	120 mm	120 mm



4.4 虚拟存储器

4.4.1 虚拟存储器概述

在虚拟存储器(VirtualMemory, VM)出现之前,计算机系统的所有程序共享一个主存 物理地址空间,为了防止冲突,每个机器语言程序必须十分清楚计算机的系统结构,这造成了没有办法阻止用户程序访问任何计算机资源,从而可能给系统运行带来灾难性的后果。





实际上,虚拟存储器就是主存与硬盘间的虚拟桥梁,用户与系统实体资源的真实屏障。这个中间存储层的引入,使主存容量延伸到硬盘,解决了主存容量与成本的矛盾,同时其屏障效应还带来了其硬件支持现代操作系统三大特征(转换、保护、共享)的好处。

(1)转换(Translation)。无论实际主存被谁占用,所有程序的主存空间是一致的;多线程已成为可能,且已大量使用;仅程序中最重要(正在执行)的部分在主存中。



(2)保护(Protection)。不同的线程(或进程)互相保护;不同的页(或段)可以给予特定的行为(只读、对用户程序不可见等);保护内核数据免受用户程序干扰,最重要的是免受恶意程序干扰。

(3)共享(Sharing)。可以将同一主存页映射到多个用户,即共享主存。



4.4.2 虚拟存储器管理

1. 页式虚拟存储器

在页式虚拟存储系统中,虚拟地址空间被分成许多固定大小的页,称为虚页或逻辑页。主存地址空间也被分成若干同样大小的页,称为实页或物理页。页的大小为2的幂指数字节或字,从几千字节到十几兆字节不等。所以,虚存地址(也称虚拟地址或逻辑地址)和主存地址(也称实地址或物理地址)都包含两个字段,如图4.48所示。



虚存地址		主存地址	
虚页号	页内地址	实页号	页内地址

图4.48 页式虚拟存储器的虚存地址和主存地址



1)地址变换

在管理页式虚拟存储器时,需要完成虚拟地址到物理地址的变换,该变换是基于全相联地址映射并通过页表来实现的。在页表中每一条记录都包含虚页号所对应的实页号。如图4.49所示,页表通常设置在主存中,表的起始地址可通过页表基址寄存器来设定。在页式虚拟存储器的地址变换中,当程序给出虚拟地址后,CPU以虚页号为偏移地址查页表,从而获得相应的实页号。将实页号与虚拟页内地址连接到一起,便构成了主存的物理地址。




图4.49 页式虚拟存储器的地址变换



2)快表与慢表

由于页表设置在主存中,页式虚拟存储器工作时,首先要访问主存中的页表,进行地址变换,获得主存地址。然后,再利用主存地址访问主存,获得指令/数据。显然,即使主存命中,也需要两次访问主存才能获得主存信息。前面已提到主存速度比较慢,这必然会降低 CPU 的速度。若是被访问的页不在主存中,那速度就更慢。



为了提高速度,可借鉴 Cache的思路,将页表中最活跃的部分放在 Cache存储器中,构成快表,对快表的查找及管理全用硬件来实现。快表一般很小,它仅是主存中页表(相对快表可称其为慢表)的一小部分。只有在快表中找不到要访问的页时,才去访问慢表,以达到快的目的。利用快表的工作思路如图4.50所示。




图4.50 页式虚拟存储器快表工作思路



页式虚拟存储器的主要优点:

- (1)主存的利用率高。由于页的容量较小,每一用户程序只有不到一页的浪费,故形成的主存碎片小。
- (2)页表的内容比较简单。
- (3)地址映射与地址变换速度比较快。

页式虚拟存储器的主要缺点:

- (1)程序的模块性差。因为页的大小是固定的,无法与程序模块保持一致。
- (2)页表很长。如前述例子中页表长达16M。



2.段式虚拟存储器

在段式虚拟存储器中,将完成某种独立功能的程序模块定义为一段,例如,主程序、子程序、数据块、表格等均可定义成一段。程序员在编程时,每一段都可从虚拟地址的0地址开始,并且每一段的长度是不一样的。

在进行段式虚拟存储器管理中,应为每一段程序规定一个段号(也可以定义为某一段名),最方便的办法是各段段号顺序排列(这样在段表中可省略此项),确定每段的长度,然后在主存中建立一个段表。



段式虚拟存储器管理地址映射的方法也是基于全相联映射,即程序段可装入主存中的任何位置,装入顺序随意。当主存基本被占满,所剩空间不足以存放需装入的段时,就需依据某种替换算法进行替换。段式虚拟存储器的地址变换如图4.51所示。




图4.51 段式虚拟存储器的地址变换



段式虚拟存储器的优点是:

(1)很适合模块化程序设计。将每一功能独立的程序模块定义为一段,既便于程序的 开发,又便于虚拟存储器的管理。

(2)便于程序和数据共享。此方式能将整段独立的程序和数据装入主存,起始地址、 段长度均已知,很容易实现共享。

(3)便于信息保护。对装入段的属性进行设置,很容易实现对段的保护。 段式虚拟存储器的缺点主要有:由于各段的长度不一样,在装入主存时分配地址空间 比较麻烦,段与段之间可能会产生比较大的空隙(段间的主存碎片),降低了主存储器的利 用率。



3.段页式虚拟存储器

页式虚拟存储器和段式虚拟存储器各有优缺点,段页式虚拟存储器则结合了两者的 优点。

段页式虚拟存储器是将程序首先分段(段的概念同前),然后将每段分成大小相同的若 干页。对段来说,要用段表来管理所有各段,段表中存放对应该段的页表基地址等有关信 息,如图4.52所示。每一段有自己的页表,用于存放对应本段每一页的实页号。显然,在装 入某一段的各页时,这些页在主存中并不一定连续。




图4.52 段页式虚拟存储器的地址变换



4. 替换算法

在虚拟存储器的管理中,同样存在段或页在主存中未命中,需要将新的段或页从外存 装入主存,将主存中的段或页替换出去的情况。




4.5 外部存储器(辅助存储器)

在图4.1所示存储系统的层次结构中,无论是联机磁盘存储器还是脱机光盘存储器、磁带机等都是外部存储器,简称外存。外存是计算机系统的重要组成部分。



除了容量、速度等指标的差别之外,外存与主存最大的差别在于 CPU 对它们的操作方式不同。CPU 对主存采取直接操作方式,即 CPU 提供的主存地址直接加载至构成主存的存储芯片上寻址存储单元,然后 CPU 提供读写信号并直接加载至存储芯片上,存储芯片在地址和读写信号的作用下完成数据的读写操作,如4.2节所述。CPU 对外存采取间接操作方式,即CPU 通过操作外存接口(外存控制器)间接地操作外存的读写,如图4.62所示。在计算机系统中,外存和输入/输出设备统称为外部设备(外设),所有的外设必须通过接口接入计算机系统,CPU 必须通过接口才能操作外设,详情请参见第8章。





4.5.1 磁表面存储原理及记录方式

1. 磁记录原理

磁记录的基本原理是利用硬磁材料的剩磁状态来保存二进制信息。图4.63示意了磁头 经过磁层记录信息的方法。





图4.63 水平记录与垂直记录示意图



2.磁记录方式

磁记录方式就是按照某种规则将二进制信息变换为磁记录层上磁场变化的方法。图 4.64给出了二进制数据与不同磁记录方式对应的写入电流波形(写入电流方向决定了磁层的磁化状态)。





4.5.2 磁盘存储器

1. 硬盘结构及工作方式

硬盘由磁头、盘片、驱动器、控制器等组成。盘片一般是在以铝为主要成分的基片表面涂上磁性材料形成的。一个硬盘驱动器内可装有多片盘片,组成盘片组,每个盘片可以提供两个记录面,每个记录面配有一个独立的磁头。每个盘片的每个盘面(记录面)分布着多个狭窄的同心圆,称为磁道(Track),数据就记录在磁道上。磁道最外圈为0道,向内磁道号依次增加。每个磁道又等分成若干段,每一段称为一个扇区(Sector)。所有记录面上相同序号的磁道构成一个柱面(Cylinder),其编号与磁道号相同,如图4.65所示。




图4.65 硬磁盘结构及记录面扇区示意图



2.主要技术指标

硬盘的主要性能指标有道密度、位密度、存储容量、平均访问时间、转速和数据传输率等。

1)道密度

为了减少干扰,磁道之间要保持一定的间隔。沿磁盘半径方向,单位长度内磁道的数目称为道密度。常用的道密度单位是道/毫米或道/英寸。



2)位密度

位密度是指在磁道上单位长度内存储的二进制位的个数。常用的位密度单位是位/毫米 或位/英寸。由于磁盘中各个磁道的长度不同,因此不同磁道上的位密度是不一样的,越靠近盘心,磁道位密度越高。为了简化控制,规定格式化磁盘后每个磁道上的记录位数相同。



3) 存储容量

存储容量是指整个磁盘所能存储的二进制信息的总量。
磁盘的容量有非格式化容量和 格式化容量之分。

$$\text{非格式化容量} = \text{位密度} \times \frac{\text{内圈磁道周长} + \text{外圈磁道周长}}{2} \times \text{每盘面磁道数} \times \text{盘面数} \quad (4.13)$$

$$\text{格式化容量} = \text{每扇区字节数} \times \text{每道扇区数} \times \text{每盘面磁道数} \times \text{盘面数} \quad (4.14)$$

一般情况下,磁盘容量是指格式化容量,它比非格式化容量要小。



4)平均访问时间

平均访问时间是指从发出读写命令开始,到指定扇区数据被读写完成所需的时间 ,即

$$\text{平均访问时间} = \text{平均寻道时间} + \text{平均等待时间} + \text{数据传输时间} \quad (4.15)$$



(1)寻道时间是指磁头移动到目标磁道(或柱面)所需要的时间。因为寻道时间不等,所以采用平均值,而平均寻道时间由磁盘存储器的性能决定,一般由厂家提供。目前硬盘的平均寻道时间在几毫秒到几十毫秒之间。

(2)等待时间也称旋转延迟时间,是指待读写的扇区旋转到磁头下方所用的时间,一般选用磁盘旋转一周所用时间的一半作为平均等待时间,通常为1~6ms。

(3)数据传输时间是读写一个扇区所用的时间。它与磁盘的转速相关。



5)转速

转速指硬盘内驱动电机主轴的旋转速度,单位为r/min(转/分钟)。目前IDE、SATA 硬盘 的主轴转速一般为5400r/min或7200r/min。SCSI、SAS硬盘的主轴转速可达7200r/min或10000r/min,最高可达15000r/min。



6)数据传输率

数据传输率是指磁头找到数据存储的地址后,单位时间内写入或读出的字节数,即

$$\text{数据传输率} = \text{每个扇区的字节数} \times \text{每道扇区数} \times \text{磁盘的转速} \quad (4.16)$$

根据数据传输率可以确定出数据传输时间。

另外,硬盘内部的高速缓存大小、平均故障间隔时间和采用的接口也能反映硬盘的性能。文件在硬盘上存储时应尽可能放在同一柱面上或相邻柱面上,这样可以缩短寻道时间。



例4.11 某单面磁盘的转速为3600r/min,平均寻道时间为20 ms,每磁道有32扇区,每扇区字节数为512B。从磁盘读一个占256扇区的文件,考虑两种情况:

- (1)文件连续存储;
- (2)文件随机存储。那么读取该文件需要多长时间?



解 (1) 文件被连续存储, 占 $256/32=8$ 磁道, r 为转速, 有

读一个磁道的时间=寻道时间+旋转时间+数据传输时间

$$\begin{aligned} &= 20 \text{ ms} + \frac{1}{2r} + \frac{1}{r} = 20 \text{ ms} + 8.33 \text{ ms} + 16.67 \text{ ms} \\ &= 45 \text{ ms} \end{aligned}$$

读取该文件所需时间就是连续读 8 个磁道的时间, 只有第 1 个磁道有寻道时间, 其余 7 道没有寻道时间, 所以

读 8 磁道时间=第 1 道+其余 7 道

$$= 45 \text{ ms} + 7 \times \frac{1}{r} = 45 \text{ ms} + 7 \times 16.67 \text{ ms} = 161.69 \text{ ms}$$

(2) 文件被随机存储在 256 扇区, 有

读一个扇区的时间=寻道时间+旋转时间+数据传输时间

$$\begin{aligned} &= 20 \text{ ms} + \frac{1}{2r} + \frac{1}{32r} = 20 \text{ ms} + 8.33 \text{ ms} + 0.52 \text{ ms} \\ &= 28.85 \text{ ms} \end{aligned}$$

读 256 扇区的时间= $256 \times 28.85 = 7385.6 \text{ ms}$

可以看出, 在磁盘中连续存储文件能够有效地减少磁盘访问时间。



3.硬盘与计算机主机的连接

计算机主机与硬盘的连接如图4.66所示。目前,磁盘驱动器、磁盘控制器以及与主机的接口都已经封装在一起,称之为硬盘。




图4.66 主机与磁盘的连接



4.磁盘阵列 RAID

RAID 以磁盘阵列方式组成一个超大容量、响应速度快、可靠性高的存储子系统,它具有如下优点:

(1)传输速率高。

(2)提供容错功能。

(3)在同样的容量下,RAID比起传统的大直径磁盘驱动器价格要低许多。



5.磁带机

利用磁表面记录信息的设备,除磁盘之外还有磁带机。
磁带机分为开盘式启停磁带机 和数据流磁带机两大类,可用于记录数据。在计算机系统中磁带机常用作数据的备份设备。



4.5.3 固态硬盘

固态硬盘(SolidStateDrive,SSD)是一种用固态电子存储芯片通过阵列的形式构成的 硬盘,目前多采用半导体闪存(NANDFlash)作为存储介质。因为半导体技术的发展,半导体闪存的容量越来越大,这就为人们制造固态硬盘提供了基础。由于固态盘没有机械部分,其可靠性高,速度快,功耗低,体积小,抗振性能好,无噪声。



表4.12为典型的固态硬盘(SSD)与机械硬盘(HardDiskDrive,HDD)性能参数对比。可见,固态硬盘与机械硬盘相比,最突出的优势在于随机读写性能,由于不需要寻道、等待 磁盘旋转等机械动作,固态硬盘的 IOPS(Input/OutputOperationsPerSecond,每秒钟可以 处理的输入/输出任务数)是机械硬盘的200倍左右。




表 4.12 SSD 与 HDD 性能对比

对比项	SATA SSD(500 GB)	SATA HDD(500 GB, 7200 r/min)	区别
介质	闪存	磁盘	—
连续读/写(MB/s)	540/330	160/60	×3/×6
随机读/写(IOPS)	98 000/70 000	450/400	×217/×175
数据访问延迟(ms)	0.1	10~12	×100~120
性能得分(PCMark)	78 700	5600	×14



固态硬盘的硬件包括SSD 控制器(主控)、NANDFlash存储器(闪存)、DDRSDRAM (控制器 CPU 的主存、固态硬盘的缓存)与主机的接口等几大部分,其内部结构如图4.67 所示。





常用的闪存芯片有SLC、MLC、TLC等几种类型,其主要特点如下:

(1)SLC(Single LevelCell):每个晶体管存储1b的数据(MOS管浮动栅极的电荷量 分为有电荷、无电荷两种状态),速度快(典型的读取时间为 $30\mu\text{s}$,编程时间为 $300\mu\text{s}$,擦除时间为 1.5ms),寿命长(擦写次数为5万到10万次),但价格昂贵(价格约是 MLC的3 倍以上)。



(2)MLC(Multi LevelCell):每个晶体管存储2b的数据(MOS管浮动栅极的电荷量 分为四个等级,共四种状态),速度一般(典型的读取时间为 $50\mu\text{s}$,编程时间为 $600\mu\text{s}$,擦 除时间为 3ms),寿命一般(擦写次数为3000到1万次),价格一般。

(3)TLC(Trinary LevelCell):每个晶体管存储3b的数据(MOS管浮动栅极的电荷 量分为八个等级,共八种状态),速度慢(典型的读取时间为 $75\mu\text{s}$,编程时间为 $1000\mu\text{s}$,擦 除时间为 4.5ms),寿命短(擦写次数为500到1500次),价格便宜。



SSD控制器包含三大功能模块:

(1)前端接口和相关的协议模块。

(2)中间的FTL层(FlashTranslationLayer,闪存转换层)模块,固态硬盘的大部分功能和关键算法都通过这一层实现。

(3)后端和闪存的通信模块。



4.5.4 光存储器

1. 只读光盘

批量生产的只读光盘是用模具冲压出来的。首先根据要写入光盘的数据制作金属镍模具(压模),然后利用模具(压模)冲压熔融的聚碳酸酯材料,冷却后,形成光盘主体,其表面已被模具根据要写入的数据压出由一个个凹坑构成的光道。上述过程大约需要3~5秒。接下来在布满凹坑的盘片表面均匀地溅镀一层铝反射膜,最后在盘片表面喷涂保护层,并印刷图案、文字等发行信息,即完成了一张光盘的压制。



2.刻录盘

1)一次写多次读光盘

可刻录的光盘表面已被预先压出对应的光道沟槽,在沟槽底部溅镀反射层,然后喷涂一层感光染料,并覆盖一层保护层。刻录时,刻录机中的光头沿着沟槽运动,用激光照射沟槽对应的区域,使得感光染料的性质发生改变,形成烧灼斑点,斑点位置的反光度较低,从而可记录二进制数据“0”或“1”。

2)可擦写光盘

可擦写光盘利用相变材料作为记录信息的介质,因此也称作相变光盘。相变材料有两个稳定状态:透光率高的结晶状态和不透光的非结晶状态。



3.多层记录

DVD的 D9格式首次引入双层记录方式。在读取数据时,通过调节激光的焦距,使其聚焦在第一层或者第二层位置,从而可以读取不同层的数据;在写入数据(刻录)时,当激光聚焦在第二层位置时,第一层对应区域的温度达不到破坏已刻录数据的阈值,不影响第一层的数据。目前商用蓝光光盘最高容量达到了双面,每面四层,总容量可达200GB。

现在市场上常见的光盘种类有压缩光盘(Compact Disc,CD)、数字多用途光盘(Digital Versatile Disc,DVD)和蓝光光盘(Blu-ray Disc,BD),其主要参数如表4.13所示。



表 4.13 CD、DVD 与 BD 参数比较

参数	CD	DVD	BD
激光波长	780 nm 红色激光	630~650 nm 红色激光	405 nm 蓝色激光
光道间距	1.6 μm	0.74 μm	0.32 μm
容量	650~700 MB	单面单层(D5)4.7 GB 单面双层(D9)8.5 GB 双面单层(D10)9.4 GB 双面双层(D18)17 GB	单面单层: 25 GB、27 GB 单面双层、双面单层: 50 GB 双面双层: 100 GB 双面四层: 200 GB
数据传输速度 (一倍速 1 $\times$)	1.2 Mb/s (150 KB/s)	11.08 Mb/s (1385 KB/s)	36.0 Mb/s (4.5 MB/s)
视频分辨率	352 $\times$ 240(NTSC) 352 $\times$ 288(PAL)	720 $\times$ 480(480i) 720 $\times$ 576(576i)	1920 $\times$ 1080(1080p)
盘片直径	120 mm	120 mm	120 mm



4.光盘的应用

目前,光盘主要用在以下两个方面:

(1)音乐、视频、软件、电子书等的发行,通常会选择使用光盘作为信息的载体。与存储卡、网络下载等方式相比,光盘数据可以长期离线保存,且制造成本极其低廉。大批量压制蓝光光盘,平均每张光盘的制造成本不过2元。



(2)光盘存储介质与驱动器分离,更适合重要数据的长期离线保存、备份、归档。用移动硬盘长期保存数据,其风险极高,震动、跌落、电路失效、机械故障等都会造成数据丢失。闪存卡、U 盘中的存储介质为 NANDFlash存储器,其存储单元(MOS管的浮动栅极)存在漏电问题,长期(超过一年)不加电可能会导致数据丢失。光盘更适合长期保存数据,与磁带相比,驱动器尺寸小,而且数据可以随机读取。档案级蓝光光盘与消费级光盘相比,制造时需要采用更高质量的材料及更抗腐蚀的保护层。刻录在超长寿命档案级蓝光光盘(UltraLongevityArchivalBlu-rayDisc,ULABD)中的数据,可以保存50年以上。



4.5.5 移动存储设备

1. 移动硬盘

移动硬盘的主要特点是抗振性能好,可随身携带;功耗低,可直接由 USB 总线供电,使用非常方便;价格低廉。

常见的移动硬盘接口有 USB2.0、USB3.1Gen1、Thunderbolt(雷电)等,直接用电线 连接。用 USB3.1Gen1接口时,理论上最高数据传输速率可达500MB/s。

目前,常用的移动硬盘容量为1~5TB。



2.闪存盘(U盘)

U 盘是用半导体闪速存储器构成的可移动存储器,一般多采用 USB接口。由于采用半 导体存储器构成,其体积小,重量轻,耗电少,抗振性能好,便于携带,使用十分方便。

目前,常用的 U 盘容量在几吉字节到几百吉字节之间。



由于 U 盘通过 USB 接口连接到计算机,接口性能明显低于专门针对硬盘的 SAS、SATA、U.2、M.2等接口,而且 USB接口本身也不支持专门针对硬盘的各种SCSI、ATA、NVMe高级命令。同时,大多数 U 盘内部不支持多通道,主控算法也相对简单。基于上述原因,虽然有些 U 盘在容量上已经达到或超过固态硬盘,但在性能、可靠性等方面与固态硬盘相比还有非常大的差距。



THE END !

THANKS